IXTK40P50P IXYS - Transistor: P-MOSFET | TME-电子元器件采购
IXYS代理商
专业代理销售IXYS(艾赛斯)全系列产品
IXYS产品
当前位置:首页 > IXYS产品 > FET - 单
IXTK40P50P

IXTK40P50P - MOSFET P-CH 500V 40A TO-264

声明:图片仅供参考,请以实物为准!
制造商: IXYS
制造商产品编号:IXTK40P50P
仓库库存编号:IXTK40P50P-ND
描述:MOSFET P-CH 500V 40A TO-264
ROHS:无铅 / 符合限制有害物质指令(RoHS)规范要求
湿气敏感性等级(MSL):1(无限)
详细描述:通孔 P 沟道 40A(Tc) 890W(Tc) TO-264(IXTK)
欢迎来电咨询哟~ 

订购热线: 400-900-3095  0755-21000796, QQ:800152669, Email:sales@szcwdz.com

公司简介

深圳市创唯电子有限公司是一家销售电子元器件的品牌代理公司。商品运用于电脑上、电器产品、通信设备等行业。本企业有着高质量技术性优秀人才,不断引入和消化吸收世界各国电子器件生产制造顶级技术来提升公司本身。企业在经营管理和销售量上面在全国性同业竞争前列。  本企业自成立至今,始终秉持“全方位质量管理、考虑顾客需求”的质量目标,和“诚实守信、顾客至上”的经营管理理念,及“团结一致,自主创新、顺应发展趋势”的企业理念。以认真细致的管理方法、优质的质量和健全的服务项目获得了世界各国广大群众的信赖和协作。IXTK40P50P,IXTK40P50P晶体管,IXTK40P50P-ixys

真心实意热烈欢迎世界各国新老公司企业,来加强技术协作和业务流程往来,愿大家相互发展、共赢未来!

IXTK40P50P产品属性
数据列表 IXT(K,X)40P50P
类别 分立半导体产品
晶体管 - FET,MOSFET - 单
制造商 IXYS
系列 PolarP??
包装 管件 
零件状态 在售
FET 类型 P 沟道
技术 MOSFET(金属氧化物)
漏源电压(Vdss) 500V
电流 - 连续漏极(Id)(25°C 时) 40A(Tc)
驱动电压(最大 Rds On,最小 Rds On) 10V
不同 Id 时的 Vgs(th)(最大值) 4V @ 1mA
不同 Vgs 时的栅极电荷?(Qg)(最大值) 205nC @ 10V
不同 Vds 时的输入电容(Ciss)(最大值) 11500pF @ 25V
Vgs(最大值) ±20V
FET 功能 -
功率耗散(最大值) 890W(Tc)
不同?Id,Vgs 时的?Rds On(最大值) 230 毫欧 @ 20A,10V
工作温度 -55°C ~ 150°C(TJ)
安装类型 通孔
供应商器件封装 TO-264(IXTK)
封装/外壳 TO-264-3,TO-264AA
标准包装 25
元器件小知识

1个蝴蝶花能够 掀起一股风,1个兵士能够 刚开始这场战事”,那麼这项伟大的发明呢?

194712月,美国贝尔实验室的肖克莱、巴丁和布拉顿构成的科学研究工作组,研发出这种点接触型的锗三极管。因此,赫赫有名的、危害人类发展史系统进程的三极管从此问世。1956年,这三人体创造发明三极管一起喜获诺贝尔物理学奖。

在三极管问世60很多年的今日,其容积基本上变小来到極限:贝尔实验室1947年生产制造的第一位三极管是手工制作打造出的,而如今1个针管的室内空间就能放进去6000多万个32nm三极管(针管直径1.5mm);假如一百米飞人博尔特的步幅是32nm,那麼进行100米赛事必须跑31.25亿步;32nm三极管的栅极长短约为30nm,英语句号标记“.”的总面积大概有0.1立方毫米,能够 装进去400多万个32nm三极管;Intel 32nm技术性的栅极高宽比是0.9nm,而报刊的均值薄厚为0.1mm,换句话说111111个栅极层叠起來才有一張报刊厚。

全部大数字都表明着三极管早已“小”到让人赞叹不已。可是一切常有个極限,无限接近化学物质的極限代表三极管早已踏入老年人了没有?IXTK40P50P,IXTK40P50P晶体管,IXTK40P50P-ixys

三极管的今生前世

三极管被觉得是当代历史时间中最伟大的发明之首,在必要性层面能够 与印刷术、小车和电話等创造发明一概而论。三极管的原名是半导体材料三级管,是內部带有2PN结,外界一般 为3个找出电级的集成电路工艺。它对电子信号有变大和电源开关等功效,运用非常普遍。三极管出現后,大家就可用1个精巧的、耗费输出功率低的电子元器件,来替代容积大、输出功率耗费大的电子管了。

三极管的创造发明为之后集成电路芯片的面世奏响了冲锋号。除开可以很便捷的存储信息内容、推送数据信号,三极管还具备当时大家未曾意料的特点:它可持续性变小容积,这促使三极管与电子设备能够 平稳地减价,且作用变得更加好。这一基础理论最后贡献了摩尔定律。

20062intel宣布发布45nm三极管。与65nm集成ic对比,其相对密度提升2倍,达10亿个三极管,电源开关速率提升20%,功率减少30%。这类45nm加工工艺选用了Cu互联、低k物质,应变力硅和193nmArF光刻。

32nm三极管则选用第2代高k金属材料珊技术性,即栅的长短为30nm上下,等价的栅极化合物薄厚仅为0.9nm,一起总体特性将有超出22%的提高。32nm SRAM 检测集成ic最开始出現在20079月,芯片尺寸能够 从45nm0.346μm2减少到0.171μm2。回望Intel的三极管技术性发展史,Intel 2年就能将三极管的规格变小3050%

摩尔定律是1个残酷无情的 “工头”,就在最新消息技术性不久资金投入生产制造,大家觉得能够 临时停住步伐好好地歇息一下下时,因此会哑然发觉,下代技术性在一年后还要准时发布,过了2年又新一代新技术应用……

IBM工程院院士Stuart S.P. Parkin博士生详细介绍说,有摩尔定律的引导,新元器件的出現是必定的,它的发展速率在挺大水平上在于有关原材料、机器设备的进度,或许也和销售市场密不可分相接。在三极管的技术路线图上,22nm连接点以后的等占比变小很将会必须在SOI或体硅圆晶上选用全耗光CMOS构造。也很将会会选用TSV 3-D互联和SiC地应力层。

向新元器件构造的变换早已起动,在15 nm技术路线图上,IBMintel早已确定了全耗光CMOS构造,而某些其他的竖直三极管构造也获得了巨大高度重视。一部分耗光或传统式的体硅三极管越来越更加艰难,以便得到需要的短沟特性,必须全耗光元器件构架——像finFET那样的竖直元器件或平面图SOI——才能够 进行对沟道的操纵。

虽然广泛的见解是全耗光构造会出現在15nm连接点,但IBM早已考虑到22nm技术性连接点时,在其旗舰级MPU生产工艺中选用全耗光加工工艺。intel22nm还将再次选用体硅技术性。intel将于2011年末发布选用22nm加工工艺的MPU。上年9intel公布了含有SRAM列阵和附近逻辑电路的22nm检测集成ic,在其中每一存储芯片列阵为364Mb,集成ic现有290亿个三极管。该集成ic选用了三代后栅极高k/金属材料栅加工工艺,也就是说在栅极加工工艺的最终堆积栅介电层和金属材料。应变力硅怎样“应变力”?

半导体材料工业生产变小集成ic的关键主观因素是:提升每一整片圆晶上的集成ic数量,进而控制成本;减少载流子外扩散相对路径,进而提升集成ic响应速度。可是,集成ic实用化使生产工艺面临新的难题:热管散热和量子隧道效应的解决。1个新的构思就是说找寻新的科技有限公司,应用场景硅材料的应变力硅技术性从而问世。

2009年北京市电子光学社区论坛优秀半导体材料加工工艺讨论会上,中芯国际的技术性部长吴汉明博士生为大伙儿展现了三极管将来的迈向,应变力硅技术性是秘密武器之首。应变力硅是考虑65nm下列加工工艺规定的这种高档硅基新型材料。应变力硅由在SiGe等分子间距很大的衬底上外加生长发育Si而成。该原材料的制做基本原理之首是在锗硅上外加硅,因为硅分子在锗分子中间力的功效下产生了应变力,扩大了分子间隔,因此这类原材料被称作“应变力硅”。当硅晶格常数遭受地应力造成应变力,可将传送载子的合理品质变小,迁移率及饱和状态速率均提升。因而在一样部件规格下,若应用应变力硅技术性做为载子的传送安全通道,以其电子器件与空化的载子迁移率提升,可超过提升部件速度驱动电流的总体目标。

产生应变力的方法许多,可藉由焊锡加工工艺、原材料上大自然晶格常数的差别或者部件封裝这些方法来达到。应变力硅则可根据给出几种方式 得到:(1)加工工艺诱导法,根据三极管周边塑料薄膜和构造中间的地应力产生;(2)在元器件安全通道正下方置入Si-Ge层;(3)对成片圆晶开展解决。intel发布这种包括全硅化(FUSI)镍电级的45nm连接点技术性,并将由FUSI转化成的金属材料与单轴应变力硅沟道紧密结合,硅化电级提升了电子密度,应变力硅提高了载流子迁移率,进而使其性能提升传统式的氮氧化硅-多晶硅栅电级提升20%,改善驱动电流20%。飞利浦发布这种合拼二种应变力硅产生的45nm连接点加工工艺,它把双地应力衬底和坐落于漏/源极地区的淀积Si-Ge紧密结合,防止将高k电极化原材料导入栅化合物,仍再次选用氮氧化合物(SiON)

总的来说,应变力硅技术性对硅开展了拉申,进而加快了电子器件在集成ic内的流动性,无需开展实用化就能够 提升特性和降低功耗。Stuart S.P. Parkin博士生对应变力硅的市场前景表达开朗,觉得假如与绝缘层硅技术性一块儿应用,应变力硅技术性能够 更多方面地提升特性并降低功耗。其将来挑戰取决于怎样掌握并提升各种各样不一样来源于地应力中间的相互作用力。

新式三极管FinFET:万丈高楼平地起

“万丈高楼平地起”,对了,三极管还要“连绵起伏”了。根据简易地变小竖直规格和水准规格来开发新一代三极管技术性的时期早就落伍。Intel杰出fellow Yan Borodovsky博士生说:“摩尔定律不容置疑仍将再次,但寻找兼具特性与成本费的最好计划方案乃重中之重,替代 “传统式”方式的产品升级,如今务必开发原材料和新构造,出示更小的规格,考虑大家对致密、性能和节能型的规定。”

以便提升45nm三极管电流强度、减少短沟道效应和改进栅极操纵,业内明确提出了多种多样新式三极管构造,如三栅极构造、FinFET(鳍式场效三极管,Fin Field Effect Transistor)、Omega-FET和多栅极FET等。

平面图元器件不太可能被無限缩微下来。假如选用FinFET,就仿佛开启了那扇新的门,能够 根据集成化竖直元器件而提高三极管相对密度。FinFET的确有全面提高三极管相对密度的发展潜力,IBM2009年将其用以FinFET的确有全面提高三极管相对密度的发展潜力,IBM2009年将其用以FinFET科学研究的圆晶数量提升了好几倍。

FinFET是这种新的CMOS三极管,被称作22nm的颠覆性元器件之首(5)。它的栅极长短已可低于25nm,将来预估能够 深化变小至9nm,约是人们头顶头发总宽的1万分之1FinFET源于于现阶段传统式规范的三极管—场效三极管的这项创意设计。Stuart S.P. Parkin博士生说,在传统式三极管构造中,操纵电流量根据的栅极,只有在栅极的一边控制回路的接入与断掉,归属于平面图的构架。在FinFET的构架中,栅极成相近鱼鳍的叉状3D构架,能够电源电路的两边控制回路的接入与断掉。这类设计构思大幅度改进电源电路操纵并降低泄露电流,还能大幅度减少三极管的闸长。

习惯性是这种恐怖的物品,因此会阻拦自主创新,“平面图构造”因为维持了大家习惯性的室内设计风格因此深受热烈欢迎。但选用了FinFET,则务必把元器件加起來应用。设计构思时找不到随便的总宽,因而只有将其量化分析并提升指型沟道的数量。FinFET加工工艺十分艰难是业内人员的的共识。IXTK40P50P,IXTK40P50P晶体管,IXTK40P50P-ixys

针对光刻而言,要可以摆脱外壁图型迁移的难题;针对刻蚀而言,栅极刻蚀则是另外挑戰。在指型构造周边栅极会打卷,促使栅极轮廊的定性分析十分艰难。对这些可接纳的三极管特性而言,栅极必须尽可能直。在平面图构造中,栅极在1个平面图上,但在FinFET中,栅极在全部圆晶的表层与沟道高矮交叠。这产生某些全局性的难题,必须寻找集成化全部加工工艺进行全部元器件的方式 。因为竖直构造产生的光刻和刻蚀挑戰,大部分企业都对FinFET十分慎重,从某种意义上而言,根据外加上升源极/漏极的构造实质上早已是这种竖直构造了。

2009年的IEDM上,选用FinFET技术性保持0.06μm2或是0.039μm2模块总面积的超超微粒SRAM现身。可是,这种商品都运用了电子束直描技术性,产品化层面还存在的问题。英国IBM、英国GLOBALFOUNDRIES、飞利浦及NEC电子器件(现为瑞萨电子器件)构成的工作组最近公布了以目前ArF光刻技术保持的0.063μm2超超微粒SRAM科研成果。根据选用Sidewall Image Transfe技术性,保持了40nmFin间隔,处理了应用场景FinFETSRAM的另一个课题研究——因应用好几个Fin而造成总面积扩大的难题。一起,还保持了80nm这一全世界最少的栅极间隔。做为保持超超微粒SRAM的技术性,这一成效给人FinFET更加优异的明显印像。FinFET展露手脚的時间点好像更为明朗化。

SOICPU煮开生鸡蛋将变成历史时间

CPU热到能够 煮开生鸡蛋的经典故事已是經典,它说的更是集成ic功率过高的难题。曾许多人預言,高功耗将造成摩尔定律提早结束。这并不是耸人听闻。高功耗造成高溫度,提升了封裝成本费,也造成了很多新的常见故障,增加了检测复杂性,提升了检测成本费。高的集成ic功率造成许多不良影响,而为了确保摩尔定律,还要选用功耗设计构思,这又相反增加了设计构思复杂性。不可置否都对摩尔定律造成了结束效用。

Stuart S.P. Parkin博士生说,绝缘层硅(SOISilicon-On-Insulator)的出現关键是处理集成ic的功率难题,它是22nm连接点三极管的期待,或许都是挑戰。该技术性运用一层层SiO2绝缘层塑料薄膜,将每个三极管与最下边的硅圆晶分离,而在基本的CMOS中,三极管是立即与硅圆晶触碰的。SiO2塑料薄膜层能合理的使电子器件从1个三极管的门电路流进另外三极管的门电路,不容易让不必要的电子器件渗漏到圆晶上。因为不容易有电子器件漏水而奢侈浪费电磁能,因而功率更小。

根据在导体和绝缘体上产生半导体材料塑料薄膜,SOI原材料具备了体硅所无可比拟的优势:能够 保持集成电路芯片中电子器件的介质隔离,彻底解决了体硅CMOS电源电路中的内寄生闩锁效应;选用这类原材料做成的集成电路芯片还具备寄生电容小、集成化相对密度高、更快、加工工艺简易、短沟道效应小及非常适用底压功耗电源电路等优点。

IBM企业的资料显示,类似SOI集成icCMOS集成ic对比,SOI集成ic的速率能够 快20%30%,而耗能为CMOS集成ic耗能的一大半或三成。选用SOI技术性的45nm PMOS三极管驱动电流提升30%

22nm连接点,SOI圆晶上重要硅层的薄厚是6.3nm,而15nm则更薄,约5nm。硅层是这般之薄,假如毁坏了高层的硅,那麼本质沒有修补的退路。为了防止原材料损害,选用了原点夹杂并非引入加工工艺,这由于原点夹杂是这项没有受损的的加工工艺。

现阶段较为普遍应用且较为有发展前景的SOI的原材料关键有注氧防护的SIMOXSeperation by Implanted Oxygen)原材料、硅片键合和背面浸蚀的BESOIBonding-Etchback SOI)原材料和将键合与引入紧密结合的Smart Cut SOI原材料。在这里几种原材料中,SIMOX合适于制做塑料薄膜全耗光集成电路工艺集成电路芯片,BESOI原材料合适于制做一部分耗光集成电路芯片,而Smart Cut原材料则是十分有发展前途的SOI原材料,它极有可能变成将来SOI原材料的流行。

我觉得,三极管这一路走来的历史时间,就是说技术性的持续基础代谢和销售市场需求紧密联系的全过程。当全部全产业链发展趋势进到量变到质变时,任何的发展趋势发展都将会是名正言顺的,贵在那样的发展趋势已经产生。

猜你还喜欢

参考图片
制造商 / 描述 / 型号 / 仓库库存编号 / 别名 PDF 库存数 / 价格 / 订货 操作


IXYS
MOSFET P-CH 500V 40A SOT227
详细描述:底座安装 P 沟道 40A(Tc) 890W(Tc) SOT-227B

型号:IXTN40P50P
仓库库存编号:IXTN40P50P-ND
无铅 35 可立即发货 
可于1-2周内送达
1 + ¥311.74
更多价格信息...

原厂订货交期:8 周
购买


IXYS
MOSFET P-CH 600V 32A PLUS247
详细描述:通孔 P 沟道 32A(Tc) 890W(Tc) PLUS247?-3

型号:IXTX32P60P
仓库库存编号:IXTX32P60P-ND
无铅 0
可于1-2周内送达
1 + ¥194.24
更多价格信息...

原厂订货交期:8 周
购买


IXYS
MOSFET P-CH 500V 40A PLUS247
详细描述:通孔 P 沟道 40A(Tc) 890W(Tc) PLUS247?-3

型号:IXTX40P50P
仓库库存编号:IXTX40P50P-ND
无铅 291 可立即发货 
可于1-2周内送达
1 + ¥194.24
更多价格信息...

原厂订货交期:8 周
购买


NorComp Inc.
CONN D-SUB PLUG 25POS PNL MNT
详细描述:25 位 D-Sub 插头,公引脚 连接器

型号:772-E25-103R001
仓库库存编号:NOR1002-ND
别名:772E25103R001 
NOR1002 

无铅 20 可立即发货 
可于1-2周内送达
1 + ¥105.29
更多价格信息...

原厂订货交期:14 周
购买

与《IXTK40P50P》相关列表
Copyright © 2017 http://www.ixys-ic.cn All Rights Reserved. 技术支持:电子元器件 备案号:粤ICP备11103613号
IXYS IXTK40P50P | Transistor: P-MOSFET; PolarP™; unipolar; -500V; -40A; 890W; TO264 - 商品在Transfer szcwic Elektronik